

40Gbps 光リンクモジュール開発への 電磁界解析の適用

植松吉晃*・木下哲魯・角江彰英
 岡山昭稔・澤田雅彦・伊藤誠
 杉本良之・森山豊・武智勝
 澤田宗作・中村悠一・牧野勇
 古庄勝

Application of Electromagnetic Field Analysis to 40 Gbps Optical Receiver Module Development — by Yoshiaki Uematsu, Tetsuro Kinoshita, Akihide Kakue, Akinori Okayama, Masahiko Sawada, Makoto Itou, Yoshiyuki Sugimoto, Yutaka Moriyama, Masaru Takechi, Sousaku Sawada, Yuuichi Nakamura, Isamu Makino and Masaru Furushou — As the signal processing speed of electronic devices increases, transmission capability over 10 Gbps has been required for printed wiring boards (PWB). In designing these PWB capable of Giga-speed signal transmission, traditional MHz-based signal integrity simulation results used do not always ensure signal integrity. In 2008, SimDesign Techno-center, a business unite of Sumitomo Electric System Solution Co., Ltd., developed a new method to overcome this problem by combining 3-D electro-magnetic (EM) analysis and several GHz signal integrity (SI) simulations. Since then, this method has enabled us to obtain accurate simulation results even for over 10 Gbps signals.

In this study, this method is applied to 40 Gbps optical receiver modules to optimize signal routing with the aim of improving transmission characteristics at over 10 Gbps. Firstly, simulation results and measured values are compared to verify the conformity of analysis models. Next, simulation using a 40 Gbps optical receiver module model is conducted to consider optimum signal routing. The result shows that this method reduces calculation time without compromising simulation accuracy, and thus increases simulation trial cycles.

Although some differences are found between simulation results and actual measurements, similar transmission characteristics are obtained by changing model shapes and improving the modeling method of the adjacent area of a source injection point. Thus, we have succeeded in eliminating unnecessary design and trial routines by feeding back these simulation results to the actual PWB design process.

This paper describes mainly challenges in the development of this design method using electro-magnetic simulations and explains the advantages of the method.

Keywords: 3-D electro-magnetic simulation, signal transmission, transfer impedance, optical receiver, TIA, signal integrity, 10 Gbps, simulation based design, electronics device

1. 緒 言

近年、電子機器の信号処理能力の向上に伴い、電子機器に使用するプリント基板でも 10Gbps を超える信号を扱うようになってきた。このような高速信号に対応した基板設計を行う上で、従来から行っている伝送路解析だけでは十分な解析精度が得られず、適用が困難となってきた。この問題を解決するため、シムデザイン・テクノセンターでは 3次元電磁界解析技術を立ち上げ、伝送路解析と組み合わせることで、数 Gbps 以上の信号でも十分な精度が得られる技術を構築してきた。

今回、この解析技術を 40Gbps 光レーザモジュール設計に適用し、特性改善に向けた配線パターン形状等の最適化を行った。今回の解析では最初に実測結果と解析結果の

合わせ込みを行い、解析モデルの整合性の検証を行った。また、精度を損なわずにシミュレーション時間を短縮するような工夫をすることで試行回数を増やし、40Gbps 光レーザモジュールの特性改善を検討し、この結果を実設計にフィードバックして良好な特性を得ることができた。

本稿では、これらの課題解決の取り組みを中心に紹介し、電磁界解析を利用した設計手法の有効性について報告する。

2. シミュレーションを用いた電子機器設計

住友電工システムソリューション(株)シムデザイン・テクノセンター（以下、シムデザイン）では、電子機器の回路

設計、ASIC/FPGA 設計、筐体／機構設計とプリント基板設計の一貫した協調設計を行っている。シムデザインの特徴としては、設計の各段階で構造、熱解析、伝送路解析、EMC 解析などのシミュレーションによる最適化を図ったシミュレーションベース設計を取り入れている（図 1）ことが挙げられる。我々は、この各設計技術の連携と、最適なシミュレーションを組み合わせることにより、完成度の高い設計を実現し製品試作回数の削減や設計品質向上に貢献している。



図 1 シミュレーションベース設計

3. 電磁界解析への取り組み

近年、電子機器の高速化は急速であり、プリント基板でも 10Gbps を超える信号を伝送するようになって来た。シムデザインでは Gbps 超の高速信号の解析精度向上を目的に 3次元電磁界解析技術を立ち上げ、伝送線路解析を組み合わせることにより、数 Gbps 以上の信号でも十分な精度の伝送路解析が可能になる解析技術として構築してきた。3次元電磁界解析技術は、解析技術研究センターの保有するライセンスを借用し、解析環境を一部利用することで実現した他、解析手法についても適宜助言を得て、その解析ノウハウを共有できるようにした。シムデザインでは、これを我々の得意とする伝送特性評価法に活かせる技術としてまとめ上げており、時間軸解析によるアイパターン評価などにも対応している。

3-1 電磁界解析フローと特徴 シムデザインでは電磁界解析を下記のフローで設計に適用している。

- ①図面や DXF データの 2次元情報を 3次元 CAD で 3D モデルとして作成する。
- ②電磁界解析ツール (HFSS) に 3D モデルを読み込み、基板や配線などに対して誘電率や誘電正接などの各物性値、及び周波数範囲や収束条件などの条件設定を行う。

- ③電磁界解析を実施して周波数特性を算出、所望の特性が得られているか確認し、構造や配線の最適解を見つける。
- ④アイパターン解析など時間軸での解析が必要な場合は電磁界解析で得られた結果を伝送路解析ツール (HSPICE) に取り込み、時間軸上の波形を算出、所望の特性が得られているか確認し、構造や配線の最適解を見つける。




図 2 電磁界解析フロー

このフローにおいて、特に下記の特徴による差別化を図っている。

- ①3次元構造の正確なモデル化
電磁界解析では 3次元のモデル入力が必要となるが、部内の機構設計技術を用いて 3次元 CAD でモデル作成が可能であり、より早く正確なモデル作成が可能である。
- ②伝送路解析ツールと連携したアイパターン解析
電磁界解析で得られた周波数特性 (Sパラメータ^{*1}) を解析モデルとして伝送路解析ツールに組み入れることにより、時間軸の波形解析の精度を高めている。
本稿では、上記の特徴を最大限に活かして電磁界解析を設計に活用した事例として、伝送デバイス研究所で開発中の 40Gbps 光レーザモジュール (以下、光レーザ) に 3次元電磁界解析を適用した事例を報告する。

4. 光レーザ設計への電磁界解析適用

最初に解析対象である光レーザについて簡単に説明する。光レーザとは、ネットワーク機器間をつなぐ光通信システムで用いられる、光信号を電気信号に変換する重要な部品である。今回対象となる光レーザはトランスインピーダンス型光受信機で、図 3 に簡単な構成図を示す。光信号をフォトダイオード (以下、PD) で受信し微弱な電流信号に変換した後、光電気変換アンプ (トランスインピーダンスアンプ、以下 TIA) で増幅した電圧信号に変換、中継基板を経由してモジュール外に出力するものである。




図3 トランスインピーダンス型光受信機 構成図

図4に示す各 부품の配置イメージ(上面図)のとおり、各部品はボンディングワイヤにて接続されている。ケースを貫通しているピンはモジュール内部への電源供給ピンであり、これらもボンディングワイヤにて接続されている。またPDはPDキャリアと呼ぶ基板に取り付けている。

PDキャリアにはPDのアノード、カソードにつながったパターンがあり、アノード側はボンディングワイヤを經由




図4 各 부품の配置イメージ(上面図)

してTIAの入力パッドに接続、カソード側はコンデンサを經由して交流的にグランドに繋がっている。

この光レシーバの特性を評価する一つの指標として、トランスインピーダンス(以下、Zt)がある。ZtはTIAへの入力電流が電圧として出力される変換動作をインピーダンスとして表したもので、このZtを理想の特性に改善するための変更案を検討することを解析の目的とした。

今回、電磁界解析を適用した光レシーバは、試作後の実機測定でZt特性に不要な乱れが生じていた。解析では、まず実測結果をもとに解析手法の検討と解析モデルの作り込

みを行い、そのモデルを用いて改善案の検討を行った。以下、実機での課題、解析手法の確認、実機改善策の検討、改版後の特性改善確認について説明する。

4-1 実機での課題 図5に実機のZt測定結果を示す。図中、破線で囲った17GHzから22GHzまでの特性に不要な乱れが生じている。本来は歪みがないフラットな波形になるはずで、この乱れを解析で再現することから着手した。




図5 実機のZt測定結果

4-2 解析手法の確認

(1) 解析モデルの作成と周波数特性の算出

解析モデルの作成にあたっては、製造図面のDXFデータを3次元CADで3Dモデルに変換した後、電磁界解析ツールにデータを取り込むことで、解析に使用したモデルはケース内部ではほぼ実機どおりに再現できている。このモデルを初期モデルとし、電磁界解析を行って周波数特性を得ている。

また、解析時間を短縮するためにモデルに下記2点の工夫を行った。

① ボンディングワイヤ、ビアの断面を円から四角に変更

今回用いている解析ツールHFSSは有限要素法^{*2}を採用しており、円のままでは要素数が多くなり、解析時間も長くなってしまいます。そこでボンディングワイヤ、ビアの断面構造を円から四角に変更して要素数を抑制した。

② 導体の厚みを無視し、表皮効果のみの考慮に変更

本構造で最も薄い導体の厚みは2.3umで解析領域と比較すると非常に小さな値であり、そのままモデル化すると導体周辺の要素数が多くなってしまいます。そこで導体厚を無視したモデルの採用を検討した。

一般的に高周波の電流が導体に流れると表皮効果が発生し、電流は導体の表面に集中して導体内部にはほとん

ど電流が流れない。特に、表皮深さ^{*3}が導体厚の1/2以下になる場合、表皮効果のみで導体を表現できる。即ち、導体の厚みを考慮する必要が無く、厚みの無いシート状の導体で表現できるため、要素数の削減が可能である。今回の解析対象では5GHzの時に表皮厚さが導体厚の1/2となるため、問題となっている17GHz以上の周波数では表皮厚さは導体厚の1/2以下の条件を十分満たしている。よって、本解析では厚みを無くしたシート状の導体を用いてモデルを作成し、大幅に要素数を削減させた。

①、②の改善を行った結果、表1に示すように解析時間の短縮効果が得られ、同じハード資源で10倍のスピードで検討を進めることができた。

表1 解析時間 短縮効果

	メッシュ数	使用メモリ [GB]	解析時間比率 (注1)
①、②適用前	約50万	11.4	1.0
①、②適用後	約10万	1.1	0.1

(注1) 解析時間比率は①、②適用前の解析時間を1とした場合の比率

(2) Zt特性の算出

(1) で算出した周波数特性をSパラメータ^{*3}モデルとし、伝送路解析ツールでZt特性を算出した結果を図6に示す。図6に示すとおり、実機に現れている17GHz～22GHzの特性の乱れが、解析でも再現できていることを確認した。この初期モデルをベースに改善策の検討を行った。




図6 初期モデルのZt特性解析結果 実測結果との比較

4-3 実機改善策の検討 特性の乱れの原因を調査するにあたって、各箇所の電磁界分布解析や電流密度解析を行ったが、特に顕著な乱れを確認することができなかつたため、モデル変更によるZt特性の変化を結果の差分から確認し、原因を推測した。




図7 特性改善モデルのZt解析結果

その結果、PDキャリアのカソード側パターンを変更することで、17G～22GHzの特性乱れを改善できることが分かった。図7に実機改善策として検討した特性改善モデルのZt特性解析結果を示す。

細かい特性の乱れが残っているが、これは特性改善のために追加したコンデンサが実物では多層構造であるのに対して、解析モデルではこれを2層並行平板構造で表現しているために、浮遊誘導成分や等価直列抵抗の差異により共振現象が顕著に表れたためと推察される。多層構造であればこれらの成分は抑制されるため、実機では発生しないと考えられる。

以上の全ての結果を伝送デバイス研究所の設計担当者と十分吟味したうえで改版設計に盛り込み、再製作した。

4-4 改版後の特性改善確認 再製作した実機の測定結果を図8に示す。対策前に現れていた17～22GHzでの特性の乱れが解析結果同様に低減され、乱れが少ない特性に




図8 再製作後のZt測定結果

なっていることが確認できた。並行してTIA自身の特性改善も進めており、図7の解析結果と比較すると、25GHz以上のZt特性がさらに改善している。

今回、解析で検討した特性の乱れの原因と対策案を反映した実機で特性改善できたことで、光レシーバ設計へ電磁界解析を適用する手法が確立できた。特に、数多くの解析により様々な構造での特性の変化を確認し、改善に向けた検討ができた点はシミュレーションならではの進め方であると言える。

5. 結 言

伝送デバイス研究所で開発している光レシーバへの解析適用を事例に10Gbps以上の高速基板設計に対する電磁界解析技術の有効性について報告した。

今後、さらに高速な100Gbpsや更に大規模なモジュールへの対応やアイパターン解析によるZt特性と信号波形の相関を明確にするなど、シミュレーション技術を発展させ、より高精度・高品質な設計技術を提供していくことにより、情報通信機器をはじめとする電子機器の開発に貢献していく所存である。

用語集

※1 Sパラメータ

散乱行列パラメータとも呼ばれ、回路特性を回路への入射波と反射波の関係を行列式で表す際の変換行列の要素のことを指す。4端子回路ではS11が端子1に入力した信号が端子1に反射する割合を示し、S21が端子1に入力した信号が端子2に透過する割合を示す。

※2 有限要素法

物体を単純な要素、例えば二次元解析では三角形、三次元解析では三角錐に分割し、各要素ごとの特性を方程式で表現し、すべての方程式が成り立つ解を数値解析で求める手法。要素は直線の辺で表現するため、円、球が存在するモデルを精度よく解析するためには、要素を小さくしてモデルを細かく分割する必要がある、要素数が増える。

※3 表皮深さ

高周波電流が導体を流れるときは同体表面に電流が偏る現象が発生する。この際に導体内部で表面電流の $1/e$ (e は自然対数)の電流値になる深さを表皮深さという。表皮深さ(d)は、導電率を σ 、電流の角速度を ω 、導体の透磁率を μ としたとき、 $d = \{ 2/(\sigma\omega\mu) \}^{1/2}$ で表される。

- ・HFSSは、米国Ansys, Inc.の米国及びその他の国における商標です。
- ・HSPICEは、米国Synopsys, Inc.の米国及びその他の国における商標または登録商標です。

参 考 文 献

- (1) 木下、澤田 他、「シミュレーション活用による超Gbps伝送基板の設計」、SEIテクニカルレビュー第176号(2010年1月)
- (2) 西江、「デジタル光伝送技術」、SEIテクニカルレビュー第176号(2010年1月)

執 筆 者

植松 吉晃* : 住友電工システムソリューション(株)
シムデザイン・テクノセンター
機器デザイン開発部 主査
シミュレーションを活用した基板設計
業務に従事



- 木下 哲魯 : 住友電工システムソリューション(株)
シムデザイン・テクノセンター 機器デザイン開発部
主席
- 角江 彰英 : 住友電工システムソリューション(株)
シムデザイン・テクノセンター 機器デザイン開発部
課長
- 岡山 昭稔 : 住友電工システムソリューション(株)
シムデザイン・テクノセンター 主幹
- 澤田 雅彦 : 住友電工システムソリューション(株)
シムデザイン・テクノセンター 事業部長
- 伊藤 誠 : 伝送デバイス研究所 回路技術研究部 主査
- 杉本 良之 : 伝送デバイス研究所 回路技術研究部 主席
- 森山 豊 : 伝送デバイス研究所 回路技術研究部 主席
- 武智 勝 : 伝送デバイス研究所 回路技術研究部 グループ長
- 澤田 宗作 : 伝送デバイス研究所 回路技術研究部 部長
- 中村 悠一 : 解析技術研究センター
- 牧野 勇 : 解析技術研究センター 主席
- 古庄 勝 : 解析技術研究センター グループ長

*主執筆者