

SiC MOSFET with High Channel Mobility — by Toru Hiyoshi, Takeyoshi Masuda, Keiji Wada, Shin Harada, Takashi Tsuno and Yasuo Namikawa — SiC (silicon carbide) MOS (metal oxide semiconductor) devices are promising candidates for high-power, high-speed, and high-temperature switches owing to their superior properties such as wide bandgap, high breakdown electric field, high saturation velocity, and high thermal conductivity. However, excellent device characteristics expected from these physical properties have not been achieved due to the issues related to SiO<sub>2</sub>/SiC interface properties. Although several methods to improve the interface state have been reported, the issues of SiO<sub>2</sub>/SiC interface have not been solved. In this paper, we tried to improve the interface properties by using 4H-SiC (0-33-8) face. The fabricated MOSFET (Field Effect Transistor) showed high channel mobility compared with the conventional crystal face (4H-SiC (0001)). In addition, the MOSFET showed a low on-resistance of 4 m $\Omega$ ·cm<sup>2</sup> with a blocking voltage of 890 V.

Keywords: silicon carbide, MOSFET, transistor

#### 1. 緒 言

東日本大震災における福島第一原子力発電所の事故を受 け、太陽光発電、風力発電等の自然エネルギーの利用や電 気エネルギーの高効率利用への注目が高まっている。自然 エネルギーによる発電は、気象条件に左右されやすいとい う課題に加え、火力発電や原子力発電に比べて発電量が少 ないため、発電された電力を効率良く送電・利用する制御 技術が求められる。電力の制御技術一般はパワーエレクト ロニクスと呼ばれ、制御機器として様々な電力変換器が用 いられている。その電力変換器を構成しているのが電力用 半導体装置(以下、パワーデバイス)である。電力変換では パワーデバイスのスイッチングを用いて電力を制御するた め、パワーデバイスの損失低減が送電系統の高効率化に直 結する。また、モーター等の産業機器や家電の分野におい ても、インバータを構成しているのはパワーデバイスであ り、送電と同様にパワーデバイスの損失低減が重要になる。

現在、パワーデバイスを支えている材料はシリコン (Si: Silicon)である。しかし、Siパワーデバイスは技術の 成熟により物性値で決まる性能限界に到達しようとしてい る。そこでSiに代わるパワーデバイス用材料として注目さ れているのが、ワイドバンドギャップ半導体の炭化珪素 (SiC: Silicon Carbide)である。SiCはSiに比べて、絶縁 破壊電界、電子飽和速度、熱伝導率が大きいという優れた 物性を持つことから、次世代のパワーデバイス材料として 期待されている<sup>(1)</sup>。

SiCは、1993年に報告されたショットキーバリアダイ オード (SBD: Schottky Barrier Diode) 以降<sup>(2)</sup>、精力的な 研究開発が続けられており、現在では特にスイッチング素 子の本命である MOSFET (metal oxide semiconductor Field Effect Transistor)の開発が盛んに行われている<sup>(3)、(4)</sup>。 これまで、SiC MOSFET は 4H-SiC (0001)上に作製され てきたが、SiO<sub>2</sub>/SiCに存在する界面準位密度が高いため に<sup>(5)、(6)</sup>、バルク移動度に対して2桁程度低いチャネル移動度 しか得られていない。この界面準位密度を低減するために、 デバイスを作製する結晶面方位として 4H-SiC (11-20)<sup>(7)</sup> や 4H-SiC (000-1)<sup>(8)</sup> を利用すること、SiO<sub>2</sub>/SiCを形成す る SiC の酸化工程において酸窒化<sup>(9)</sup> や POCl<sub>3</sub><sup>(10)</sup>を導入す る方法などが提案されている。しかし、根本的な解決に 至っていないのが現状である。

この界面準位密度を低減し、チャネル移動度の向上を図 るために、我々は4H-SiC (0-33-8)を用いて MOSFET の試 作を行った。4H-SiC (0-33-8)を用いることで、従来に比 べて界面準位密度を1桁下げ、チャネル移動度を大幅に改 善することに成功した。本稿では、4H-SiC (0-33-8)上の MOS界面の特性と MOSFET の基本特性について報告する。

#### 2. MOS デバイスの構造と製造プロセス

図1に評価した MOS デバイスの断面構造図を示す。 図1(a)はMOS キャパシタと呼ばれ、SiO<sub>2</sub>/SiCの界面特性 を調査するための素子である。図1(b)は横型 MOSFET で あり、チャネル移動度や閾値電圧の評価に用いる。この横 型 MOSFET は図1(c)に示す縦型 MOSFET のチャネル部

を切り出した構造となっている。図1(c)は前述の通り縦 型MOSFETであり、大電流を縦方向に流すことができる 製品に最も近い素子構造となる。MOSFET をオン状態にす るためには、図2に示すように、ゲート電極に閾値電圧 Vth よりも高いゲート電圧(VG)を印加する。これにより、 チャネル領域に反転チャネル層が形成され、ソースとドレ インが導通状態になり、ドレイン電流(ID)が流れる。 MOSFET をオフさせるためには、ゲート電圧を閾値電圧よ りも低くする。このように、MOSFET はゲート電極への電 圧印加によってオンとオフを切り替えるスイッチング素子 となる。また、パワーMOSFETには、ゲート電圧を印加 していない状態ではオフを保つ、ノーマリオフ特性が要求 される。さらに、SiCは高温下での使用も期待されている ため、高温下でのノーマリオフも必要とされる。このノー マリオフ特性を得るために、本報告ではp-wellの濃度を制 御した。

本報告で用いた基板はn型4H-SiC(0-33-8)である。 4H-SiC(0-33-8)は図3に示すように、基底面である(0001) に対して、<1-100>方向に54.7°傾けた面である。この結 晶面方位はSiの結晶における3C-Si(001)に対応した結晶 面である。3C-Si (001) と SiO2の界面は界面準位密度が低 いことから<sup>(11)</sup>、SiCにおいても界面準位の低減が期待でき る面である。基板上のエピタキシャル成長層は化学的気相 成長法によって成長する。エピタキシャル成長層の濃度と 膜厚はそれぞれ7~9×10<sup>15</sup> cm<sup>-3</sup>、10 μm である。p型と n型の注入層は、それぞれAlイオン注入とPイオン注入で 形成した。P-wellの濃度は3×10<sup>16</sup>~1×10<sup>18</sup> cm<sup>-3</sup>の間で 変化させた。ゲート酸化膜はSiCをドライ酸化することで 形成し、ゲート酸化膜形成後には界面特性を改善させる目 的で窒化処理を導入した<sup>(9)</sup>。ゲート酸化膜の膜厚は約45 nmである。ゲート電極にはn型poly-Siを用いた。横型 MOSFETのチャネル長 $L_{ch}$ は100 µm (チャネル幅 $W_{ch}$ は 200 µm)、縦型 MOSFET のチャネル長は1 µm である。 縦型 MOSFET は、より精度の高いオン抵抗評価と耐圧試 験を行うために、銅タングステンベースのメタルパッケー ジに実装し、電流電圧特性を評価した。比較のために、従 来から用いられているn型4H-SiC (0001) にも同様のデバ イスを作製し評価を行った。

### 3. MOS デバイスの特性評価

3-1 SiO<sub>2</sub>/SiCの界面準位評価 最初に、SiO<sub>2</sub>/SiC に存在する界面準位密度の評価結果を示す。評価は図1(a) に示す MOS キャパシタを用いて行った。界面準位密度は High-Low 法で評価した。High-Low 法は、MOS キャパシ タの容量電圧特性を高周波(C<sub>HF</sub>)と低周波(C<sub>QS</sub>)で取得 し、それらを比較することで界面準位密度を算出する方法 である。図4に界面準位密度の算出結果を示す。横軸にバ ンドギャップ内の界面準位エネルギー(Ec は導電帯エネル



図1 評価に用いた MOS デバイス (a) MOS キャパシタ、(b) 横型 MOSFET、(c) 縦型 MOSFET



図2 MOSFETの動作原理



図3 4H-SiC (0-33-8) 面



図4 SiO<sub>2</sub>/SiC界面の界面準位密度の比較

ギー端)、縦軸に界面準位密度を示す。(0-33-8)上の SiO<sub>2</sub>/SiCの界面準位密度は、(0001)上に比べて約一桁低 減されており、欠陥の少ない良好な界面が形成されている ことがわかる。この界面準位密度が少ない場合、チャネル 移動度が高くなることが報告されており<sup>(12)</sup>、(0-33-8)が 高チャネル移動度を有することを示唆する結果となった。

**3-2** チャネル移動度と閾値電圧の評価 3-1項で は (0-33-8)上のSiO<sub>2</sub>/SiCに存在する界面準位を評価した。 本項では4H-SiC (0-33-8)上に作製した横型MOSFETの電 気的特性から電子のチャネル移動度を評価する。図5に横 型MOSFET (P-well濃度:  $5 \times 10^{17}$  cm<sup>-3</sup>)から得られた  $I_D$ -V<sub>G</sub>特性と $I_D$ -V<sub>G</sub>特性から算出したチャネル移動度 $\mu_{FE}$ (電界効果移動度)を示す。MOSFETの駆動に用いられる ゲート電圧域 ( $V_G = 15 \sim 20$  V)において、チャネル移動 度は約80 cm<sup>2</sup>/Vsとなった。比較のために作製した (0001) 上のMOSFETでは、チャネル移動度が10 cm<sup>2</sup>/Vs程度で あったことから、(0-33-8)を用いることでチャネル移動 度を大幅に改善できることがわかる。また、上述の通り MOSFETにはノーマリオフという性能が求められるが、 (0-33-8)上のMOSFETの閾値電圧 V<sub>th</sub> (サブスレッショ



ルドスロープの立ち上がりから求めた閾値電圧)は3 V と なり、ノーマリオフ動作を確認することができた。

3-3 閾値電圧とチャネル移動度のP-well 濃度依存性 パワーMOSFETをノーマリオフ化するためには、 閾値電圧を高く設計しなければならない。閾値電圧を制御 するためには、一般的にP-wellの濃度を調整する方法が用 いられる(P-well濃度が高いほど閾値電圧は高くなる)。 本開発においても、閾値電圧の制御を目的として、閾値電 圧のP-well濃度依存性を調査した。また、それと同時に チャネル移動度のP-well濃度依存性も評価した。

図6に閾値電圧とチャネル移動度のP-well 濃度依存性を 示す。閾値電圧はP-well の濃度が増加するとともに高くな ることを確認した。特に、P-well 濃度が5×10<sup>17</sup> cm<sup>-3</sup>以上 となると閾値電圧が3 V以上となり、十分に高い閾値電圧を 維持することができる。また、チャネル移動度については、 P-well の濃度増加によって低下する。これは、ドーパント が増加したことにより不純物散乱が顕著になるためである と考えられる。しかし、(0-33-8) 面上ではP-well の濃度が 5×10<sup>17</sup> cm<sup>-3</sup>以上となっても60 cm<sup>2</sup>/Vs以上の高いチャネ ル移動度を有していた。(0001)を用いた場合、P-well の濃 度を5×10<sup>17</sup> cm<sup>-3</sup>とするとチャネル移動度が 10 cm<sup>2</sup>/Vs以 下まで顕著に低下することが報告されている<sup>(13)</sup>。本結果よ り、4H-SiC (0-33-8) はチャネル移動度を大きく低下させ ることなく、閾値電圧を高く設計できる点が大きなアドバ ンテージとなる。

SiCは高温環境下での動作も期待されており、高温下に おいても確実にノーマリオフ特性を維持しなければならな い。そこで、(0-33-8)上の横型 MOSFET を用いて、閾値 電圧の温度依存性を取得した。図7に P-well 濃度が1×  $10^{18}$  cm<sup>-3</sup>の横型 MOSFET から得られた閾値電圧の温度依 存性を示す。室温で4 V近くあった閾値電圧は、200℃付 近で2.6 Vまで低下するが、ノーマリオフの特性は維持で きていることがわかる。 **3-4 縦型 MOSFET の評価** これまでの評価では SiO<sub>2</sub>/SiC の界面やチャネル部の特性を評価し、(0-33-8) の SiO<sub>2</sub>/SiC の特性が(0001)に比べて優れていることを 示した。ここでは、実際の製品レベルに近い縦型 MOSFET のオン特性と逆方向特性について報告する。



図6 閾値電圧とチャネル移動度のP-well 濃度依存性



図7 閾値電圧の温度依存性

縦型 MOSFET に用いた n 型エピタキシャル成長層の濃 度と膜厚は、それぞれ 9×10<sup>15</sup> cm<sup>-3</sup>、10  $\mu$ m である。Pwell の濃度は 5×10<sup>17</sup> cm<sup>-3</sup> とした。デバイスのチップサイ ズは 1.5mm×1.5mm であり、詳細は記載しないが逆方向 電圧印加時のデバイス内部の強電界を緩和するために、デ バイス終端部には電界緩和構造を設けた。

図8に(0-33-8)上の縦型MOSFETから得られた*I*D-*V*D 特性を示す。ゲート電圧は0~15 Vで変化させた。ゲー ト電圧が0Vでは電流が流れておらず、ノーマリオフの特 性が得られていることがわかる。また、ゲート電圧15V、 ドレイン電圧2Vの時の電流密度は500A/cm<sup>2</sup>となり、特 性オン抵抗は4m $\Omega$ ·cm<sup>2</sup>を得ることができた。同構造の縦 型MOSFETを(0001)に作製した場合には、チャネル移 動度が低いために、特性オン抵抗が12~13m $\Omega$ ·cm<sup>2</sup>と なる。この比較からも、(0-33-8)を用いることで、縦型 MOSFETにおいても大幅なオン抵抗低減が確認された。

図9には、この縦型 MOSFET の逆方向電圧特性を示す が、耐圧は890 Vとなった。(0-33-8)は(0001)に比べ て絶縁破壊電界が低いことが報告されている<sup>(14)</sup>。本実験に 用いた濃度9×10<sup>15</sup> cm<sup>-3</sup>、膜厚10 µmのエピタキシャル成 長層の理想耐圧は約1,000 Vであり、理想耐圧の約90%が 得られていることになる。



図8 縦型MOSFETの/b-Vb特性



図9 縦型 MOSFET の逆方向特性

## 4. 今後の展望

現在、耐圧数百Vから3,300 Vレベルの中耐圧領域では、 Siパワーデバイスの一つである IGBT (Insulated Gate Bipolar Transistor)が活躍している。この領域の応用と しては、電気自動車、産業用モーター、電鉄等のドライブ に使用されるインバータが多く、低損失化と省スペース化 が強く望まれている。SiCを用いることでSi IGBTに比べ 低損失化が可能であるが、本開発で評価した4H-SiC(0-33-8)は、従来のSiC MOSFET 以上に損失を減らすことが 可能となる。また、高温環境下においても安定したノーマ リオフ動作が得られたことから、冷却機構の簡略化も可能 であり、省スペース化に大きく貢献できると考えられる。

今後は、デバイス構造や製造プロセスの最適化によって、 より低損失な MOSFET の開発を目指す。また、チップサ イズの拡大により、電流容量の拡大も図る。さらに、より 高い耐圧域の応用も視野に入れた技術開発(厚膜のエピタ キシャル成長層やデバイス端部の終端構造の開発)にも取 り組む。

# 5. 結 言

SiO<sub>2</sub>/SiC界面特性の改善がSiC MOS デバイスの大きな 課題であったが、4H-SiC (0-33-8)を用いることで大幅に 改善できることが示された。MOSFET のチャネル移動度は 80 cm<sup>2</sup>/Vs となり、サブスレッショルドスロープの立ち上 がりから求めた閾値電圧も3 Vまで高くすることができ た。また、SiC は高温下での動作が期待されているが、 200°Cにおいてもノーマリオフの動作を確認した。さらに、 特性オン抵抗4 m $\Omega$ ·cm<sup>2</sup> (耐圧 890 V)という低抵抗な縦 型 MOSFET を実現した。

- (1) H. Matsunami and T. Kimoto, "Material Science and Engineering", R20, pp.125-166 (1997)
- (2) thinQ!<sup>™</sup>, http://www.infineon.com
- (3) J. A. Cooper, Jr., M. R. Melloch, R. Singh, A. Agarwal, and J. W. Palmour, "IEEE Transactions on Electron Devices" vol. 49, pp.658-664 (2002)
- (4) M. Matin, A. Saha, and J. A. Cooper, Jr., "IEEE Transactions on Electron Devices", vol. 51, pp.1721-1725 (2004)
- (5) N. S. Saks, S. S. Mani, and A. K. Agarwal, "Applied Physics Letters", vol.76, pp.2250-2252 (2000)
- (6) H. Yano, T. Hirao, T. Kimoto and H. Matsunami, "Applied Physics Letters", vol. 78, pp374-376 (2001)
- (7) H. Yano, T. Hirao, T. Kimoto, H. Matsunami, K. Asano and Y. Sugawara, "IEEE Electron Device Letters", vol. 20, pp.611-613 (1999)
- (8) K. Fukuda, M. Kato, K. Kojima and J. Senzaki, "Applied Physics Letters", vol. 84, pp.2088-2090 (2004)

- (9) T. Kimoto, Y. Kanzaki, M. Noborio, H. Kawano and H. Matsunami, "Japanese Journal of Applied Physics", vol. 44, pp.1213-1218 (2005)
- (10) D. Okamoto, H. Yano, K. Hirata, T. Hatayama and T. Fuyuki, "IEEE Electron Device Letters", vol. 31, pp.710-712 (2010)
- (11) E. Arnold, J. Ladell and G. Abowitz, "Applied Physics Letters", vol. 13, pp.413-416 (1968)
- (12) N. S. Saks, "Hall Effect Studies of Electron Mobility and Trapping at the SiC/SiO<sub>2</sub> Interface", Silicon Carbide Recent Major Advances, W. J. Choyke, H. Matsunami and G. Pensl, pp.387-410 (2003)
- (13) S.-H. Ryu, S. Dhar, S. Haney, A. Agarwal, A. Lelis, B. Geil, and C. Scozzie, "Materials Science Forum", vols. 615-617, pp. 743-748 (2009)
- (14) S. Nakamura, H. Kumagai, T. Kimoto, and H. Matsunami, "Applied Physics Letters", vol. 80, pp. 3355-3357 (2002)



\* 主執筆者