



# 低転位 GaN 基板上縦型トランジスタの開発

岡田 政也\*・斎藤 雄・横山 満徳  
 中田 健・八重樫 誠司・片山 浩二  
 上野 昌紀・木山 誠・勝山 造  
 中村 孝夫

Development of Vertical Heterojunction Field-Effect Transistors on Low Dislocation Density GaN Substrates — by Masaya Okada, Yu Saitoh, Mitsunori Yokoyama, Ken Nakata, Seiji Yaegashi, Koji Katayama, Masaki Ueno, Makoto Kiyama, Tsukuru Katsuyama and Takao Nakamura — A novel vertical heterojunction field-effect transistors (VHFETs) with re-grown AlGaIn/GaN two-dimensional electron gas channels on low dislocation density free-standing GaN substrates have been developed. The VHFETs exhibit a specific on-resistance of 7.6 mΩcm<sup>2</sup> at a threshold voltage of -1.1 V and a breakdown voltage of 672 V. The breakdown voltage and the figure of merit are the highest among those of the GaN-based vertical transistors ever reported. It was also demonstrated that the threshold voltage can be controlled by the thickness of AlGaIn layers and a normally-off operation is achieved.

Keywords: AlGaIn/GaN, heterojunction field-effect transistor (HFET), GaN substrate

## 1. 緒言

窒化ガリウム (GaN) は青色、白色の発光ダイオード (LED: Light Emitting Diode) の材料であり、これらの LED は照明器具や表示装置などに大きな変革をもたらした。LED の基板はサファイアが用いられているが、次世代光ディスク用の青紫色レーザダイオードには GaN 基板が必要不可欠であり、当社は他社に先駆けて低転位 GaN 基板の開発に成功している<sup>(1)</sup>。また、半導体技術研究所では自立 GaN 基板の独自面方位を用いた波長 531nm の純緑色での室温パルスレーザ発振に成功、波長 520nm での室温連続発振を確認した<sup>(2)~(5)</sup>。GaN は発光素子用途の開発が先行したが、近年では電子デバイス用途としても期待されている。GaN はシリコン (Si) に比べ、約 3 倍のバンドギャップ、約 10 倍の破壊電界、高い電子飽和速度などの材料特性の優位性を有しているほか、アルミニウム (Al) やインジウム (In) などの III-V 族混晶とヘテロ接合を形成することが可能である。AlGaIn の自発分極と歪によるピエゾ分極により AlGaIn/GaN 界面には 2次元電子ガス (2DEG: Two Dimension Electron Gas) と呼ばれる高濃度、高電子移動度の電子層が形成される。これらの特長を活かした高周波・高出力トランジスタが GaN 系 HFET (Heterojunction Field-Effect Transistor)<sup>\*1</sup> である。住友電気デバイス・イノベーション(株) (SEDI) では、携帯電話基地局の電力増幅器用 GaN HFET を製品化し、出荷台数は 50 万個を超えている<sup>(6)</sup>。上述のとおり GaN は半導体事業部、半導体技術研究所、SEDI、伝送デバイス研究所で培った基板/エピ技術、デバイス技術など当社の強みを存分に発揮できる半導体材料であると言える。

近年、化石燃料の枯渇や地球温暖化の問題から省エネ

ル社会の実現が急務となっており、高効率な電力変換器の需要が高まっている。高効率化のためには半導体素子のオン抵抗<sup>\*2</sup>の低減が課題となる。オン抵抗は破壊電界の 3 乗に反比例する。破壊電界の大きな GaN を用いることで Si と比較して 1000 分の 1 の超低オン抵抗化が理論的に可能となることから、GaN の物性特性はパワーデバイス用途としても優れている。さらに、パワーデバイスは高耐圧・大電流動作が必要であること、配線・パッケージの容易さから縦型構造が一般的である。縦型構造では転位と呼ばれる結晶性の乱れがリークの要因となるため、低転位 GaN 基板が必須となるほか、GaN 基板上の MOVPE (Metal Organic Vapor-Phase Epitaxy)<sup>\*3</sup> 法のエピ成長技術が重要となる。半導体技術研究所では低抵抗・高耐圧なショッ




図1 SBDの耐圧-オン抵抗比較

トキバリアダイオード (SBD: Schottky Barrier Diode) の開発を進め、現在、パワーデバイス材料として注目されている炭化ケイ素 (SiC) の理論値を上回る性能を実証した (図1)<sup>(7)</sup>。

電力変換器にはダイオードに加えトランジスタも必要となる。光デバイスや通信用電子デバイスでプロセス技術が成熟しつつあるが、SiやSiCの技術レベルにはまだまだ達しておらず、GaNを用いたパワートランジスタ作製のためのデバイス技術には多くの課題がある。パワーデバイスでは高耐圧特性を得るためにp型半導体が必須となる。GaNはイオン注入によるp型の形成が困難であり、SiのパワートランジスタのIGBT (Insulated Gate Bipolar Transistor) やDMOSFET (Double-Diffusion Metal Oxide Field-Effect Transistor) など、既存の構造を模倣することは、現状のGaNのプロセス技術では不可能である。こうした課題を克服すべく、MOVPEで結晶成長したp型層を用いたGaN系パワートランジスタが各社から提案されている<sup>(10)、(12)</sup>。我々は、従来の構造と異なりチャンネルに2DEGを用いる新しい縦型のAlGaIn/GaN HFETを開発した。本報告ではデバイス構造の特長とプロセス技術および評価結果について報告する。

## 2. デバイス構造とプロセス

2-1 新規構造の特長 図2にデバイスの断面図を示す。構造はV型トレンチ構造のMOSFET<sup>\*4</sup> (Metal Oxide Field-Effect Transistor) に類似している。MOS構造のチャンネル層はゲート下部の電子層はp型層の反転により形成される電子である。そのため、イオン化不純物散乱や界面ラフネス散乱の影響で電子移動度が小さくなる。新規構造ではチャンネル層にヘテロ接合の2DEGを用いており、MOS構造と異なり電子走行層での散乱が小さく高電子移動度が得られるため、低オン抵抗化が可能となる。新




図2 縦型HFETの断面図

規構造のトランジスタはオン状態ではソースから注入された電子はn+GaInと2DEGおよびn-GaNを通してドレイン電極に排出される。一方、オフ状態ではゲート電界により2DEGが形成されず、p+GaIn/n-GaNのpn接合に逆バイアスが印加された状態と等しくn-GaNに空乏層が広がるため高耐圧となる。また、p+GaIn上ではud-GaN上よりもヘテロ界面のコンダクションバンドがp型層のポテンシャルにより上昇し2DEG濃度を減少させる。よってp型層は2DEGを枯渇させてトランジスタをオフ状態とするときのゲート電圧 (しきい値電圧) が正方向にシフトするため、ノーマリオフ動作に寄与する。

2-2 デバイスプロセス 比抵抗0.01Ωcmの低転位GaN基板のc面上にMOVPE法でn+GaInを0.2μm、p+GaInを1μm、n-GaNを5μm、それぞれエピ成長した。n型層のSi濃度はn+GaInが $3 \times 10^{18} \text{cm}^{-3}$ 、n-GaNが $5 \times 10^{15} \text{cm}^{-3}$ 、p型層のMg濃度は $5 \times 10^{18} \text{cm}^{-3}$ である。n+GaIn/p+GaInをICP-RIE (Inductively Coupled Plasma Reactive Ion Etching)<sup>\*5</sup>にて傾斜状にエッチングし、その斜面上に2DEGを形成するためAlGaIn/ud-GaNをMOVPE法で再成長した。電極は全て電子線蒸着とリフトオフ法で形成している。p+GaInの電位固定のために、リセス構造のp型オーミック電極を形成しており、上部にソース電極を配置することで短絡し接地している。その後、基板裏面にドレイン電極を成膜し、合金化アニールを行った。最後にゲート電極を形成した。図3に示す断面SEM像から平坦な斜面と再成長エピ層が形成できていることが分かる。




図3 ゲート下部の断面SEM像

## 3. 評価結果

3-1 ノーマリオン素子の耐圧-オン抵抗 図4に再成長AlGaInの膜厚を28nm、Al組成比を0.2とし、しきい値電圧-1.1Vのノーマリオン動作素子の $I_D$ - $V_D$ 特性を示

す。ゲート電圧は+1Vから-3Vまで1Vステップである。評価素子は六角形のメサ上にソース電極を形成し、斜面周囲を覆うようにゲート電極を配置してある。メサの面積はプロービングのため $9.35 \times 10^{-5} \text{cm}^2$ とした。良好なピンチオフ特性が得られており、ゲート電圧+1V、ドレイン電圧+2Vのときのドレイン電流とメサ面積から算出したオン抵抗は $7.6 \text{m}\Omega \text{cm}^2$ であった。この値は他社から報告されているGa<sub>0.9</sub>In<sub>0.1</sub>N系の縦型MOSFET<sup>(11)</sup>、<sup>(12)</sup>よりも小さく、2DEGを利用したことによる低抵抗化と考えられる。さらなるオン抵抗低減の手法はいくつかあり、p<sup>+</sup>GaN膜厚を薄層化することで実効チャンネル長を短くできる。また、本試作では単一素子でメサ面積が大きい、メサ径を小さくし単位面積当たりのチャンネル幅を増加すればオン抵抗を低減する




図4 VHFETのドレイン電流-電圧特性

ことが容易に可能である。チャンネル抵抗はn<sup>-</sup>GaNよりも小さくすることが可能であり、理論上、新規構造のVHFETのオン抵抗はn<sup>-</sup>GaN層の抵抗と基板抵抗で律則されるまで低減が可能となる。

図5にゲート電圧-5VのときのI<sub>D</sub>-V<sub>D</sub>特性を示す。pn接合によって600V以上の良好な耐圧が得られている。V<sub>DS</sub> = 400V以上からゲートリークが増加し、V<sub>DS</sub> = 672Vで破壊した。耐圧 (V<sub>B</sub>) とオン抵抗 (R<sub>onA</sub>) はトレードオフの関係であり、n<sup>-</sup>GaNのキャリア濃度により決定される。パワーデバイスの性能指数の一つにV<sub>B</sub><sup>2</sup>/R<sub>onA</sub>があり、今回の素子で得られた性能指数は、これまで報告のあったGa<sub>0.9</sub>In<sub>0.1</sub>N系の縦型トランジスタの値を大きく更新した。

**3-2 ノーマリオフ動作** パワートランジスタは安全面の観点から、システムエラーや回路不良発生時など、ゲート信号が印加されない (V<sub>G</sub> = 0V) ときは電流が流れないノーマリオフ動作が求められている。一般的に、AlGa<sub>0.3</sub>In<sub>0.7</sub>N/GaN HFETはAlGa<sub>0.3</sub>In<sub>0.7</sub>Nの自発分極、ピエゾ分極により2DEGチャンネルが形成されるため、ゲート電極に電圧を印加していなくてもオン状態となるノーマリオン動作となるため、ノーマリオフ動作とするためにはデバイス構造の工夫が必要となる。ノーマリオフ化の手法の一つにAlGa<sub>0.3</sub>In<sub>0.7</sub>N層の膜厚とAl組成比を最適化し自発分極とピエゾ分極を緩和する方法がある。図6に再成長AlGa<sub>0.3</sub>In<sub>0.7</sub>Nの膜厚を35、23、10nmとした素子のI<sub>D</sub>-V<sub>G</sub>特性を示す。Al組成比はすべて0.2で、ドレイン電圧は0.1Vである。AlGa<sub>0.3</sub>In<sub>0.7</sub>N膜厚に依存してしきい値電圧は-3.2Vから+0.3Vまで変動している。よって、10nmとすることでしきい値電圧が正となり、VHFETでもノーマリオフ動作が可能であることを示した。しかし、パワーデバイス応用ではトランジスタのしきい値電圧は+3V以上が望ましいとされている。今回の試作では10nmまでとしたが、AlGa<sub>0.3</sub>In<sub>0.7</sub>Nの薄層化のみ




図5 VHFETの耐圧評価 (V<sub>G</sub> = -5V)




図6 しきい値電圧のAlGaIn膜厚依存性

で+3Vのしきい値電圧を実現するのは理論上不可能であり、絶縁ゲート構造の開発が必須となる。

**3-3 コラプス耐性** 高出力のスイッチング素子では高電圧をドレインに印加した後は電流が減少し出力低下や歪の要因となる電流コラプスと呼ばれる現象の抑制が問題となっている。横型HFETではゲート電極端に電界集中が生じAlGaNの表面準位やエピ/異種基板界面の深い準位への電子捕獲によって2DEGが減少する。コラプス解消には保護膜による界面準位の抑制、フィールドプレートによる電界集中緩和などの対策が行われている<sup>(1)</sup>。新規構造の縦型HFETではゲート下部からn-GaNへ電子は流れるため、電界集中の箇所での表面準位起因のコラプスは生じない。また、横型で用いられているサファイアやSiC上と異なり、縦型はGaN基板上であるためエピ/基板界面のエピは異種基板上よりも結晶性がよく、深い準位の密度も小さいと考えられる。図7に縦型と横型の $I_D$ - $V_D$ 特性のヒステリシスの違いを示す。横型はサファイア基板上ud-

GaNに縦型と同時ランでAlGaN/GaNを再成長してチャンネルを形成している。測定方法はドレイン電圧を0Vから20Vまで印加し、続けて0Vに戻す往復掃引である。ゲート電圧は+1Vから-3Vまで+1Vステップである。横型はドレイン電圧を20Vまで印加した後は電流が減少しており、電流コラプスが顕著であると言える。一方、縦型は往復の電流差が小さく、横型と比較してコラプス耐性が優れることが明らかとなった<sup>(4)</sup>。しかし、縦型でも若干の電流コラプスが生じており、再成長界面の深い準位や再成長ud-GaNの結晶性、不純物に起因する準位密度の低減が課題であると考えている。

## 4. 結 言

GaNは優れた物性特性を有しており次世代パワーデバイス用途の半導体材料として期待されているほか、当社の強みを活かせる材料である。今回、我々のグループでは低転位GaN基板を用いた新規構造の縦型AlGaIn/GaN HFETを開発し、オン抵抗 $7.6\text{m}\Omega\text{cm}^2$ 、耐圧672Vと耐圧-オン抵抗の優れた特性を得た。また、AlGaIn層の最適化によってノーマリオフ動作が可能であることを示した。今後、エピ特性の改善やデバイス構造の最適化を進め、更なる特性向上を進めていく所存である。




図7 縦型と横型の電流コラプス比較

## 用語集

### ※1 HFET

Heterojunction Field-Effect Transistor：ヘテロ接合界面に誘起される2次元電子ガスをチャンネルとする電界効果型トランジスタ。HEMT (High Electron Mobility Transistor) と同意語。

### ※2 オン抵抗

スイッチング素子が通電状態であるときの抵抗。低オン抵抗であるとロスが小さくなり高効率となる。

### ※3 MOVPE

Metal Organic Vapor Phase Epitaxy：有機金属化合物蒸気を原料とする気相成長法。

### ※4 MOSFET

Metal Oxide Field-Effect Transistor：半導体と酸化膜の界面に誘起される反転層をチャンネルとする電界効果型トランジスタ。

### ※5 ICP-RIE

Inductively Coupled Plasma Reactive Ion Etching：高温、高密度な誘導結合プラズマを用いる反応性イオンエッチング。



## 参考文献

- (1) 元木健作、「窒化ガリウム基板の開発」、SEIテクニカルレビュー第175号、pp.10-18 (2009)
- (2) Y. Enya, Y. Yoshizumi, T. Kyono, K. Akita, M. Ueno, M. Adachi, T. Sumitomo, S. Tokuyama, T. Ikegami, K. Katayama and T. Nakamura, "531 nm Green Lasing of InGaN Based Laser Diodes on Semi-Polar {20 $\bar{2}$ 1} Free-Standing GaN Substrates", Appl. Phys. Express 2, 082101 (2009)
- (3) Y. Yoshizumi, M. Adachi, Y. Enya, T. Kyono, S. Tokuyama, T. Sumitomo, K. Akita, T. Ikegami, M. Ueno, K. Katayama and T. Nakamura, "Continuous-Wave Operation of 520 nm Green InGaN Based Laser Diodes on Semi-Polar {20 $\bar{2}$ 1} GaN Substrates", Appl. Phys. Express 2, 092101 (2009)
- (4) 京野孝史、塩谷陽平、秋田勝史、上野昌紀、足立真寛、住友隆道、徳山慎司、池上隆俊、片山浩二、中村孝夫、「世界初の新規 GaN 基板上純緑色レーザ開発 I」、SEIテクニカルレビュー第176号、p.p.88-92 (2010)
- (5) 足立真寛、京野孝史、塩谷陽平、秋田勝史、上野昌紀、住友隆道、徳山慎司、池上隆俊、片山浩二、中村孝夫、「世界初の新規 GaN 基板上純緑色レーザ開発 II」、SEIテクニカルレビュー第176号、p.p.93-96 (2010)
- (6) 井上和孝、佐野征吾、館野泰範、八巻史一、蛭原要、宇井範彦、川野明弘、出口博昭、「携帯電話基地局用窒化ガリウム電力増幅器 (GaN HFMT) の開発」、SEIテクニカルレビュー第177号、p.p.97-102 (2010)
- (7) Y. Saitoh, K. Sumiyoshi, M. Okada, T. Horii, T. Miyazaki, H. Shiomi, M. Ueno, K. Katayama, M. Kiyama and T. Nakamura, "Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates", Appl. Phys. Express 3, 081001 (2010)
- (8) A. P. Zhang, J. W. Johnson, B. Luo, F. Ren, S. J. Pearton, S. S. Park, Y. J. Park and J. -I. Chyi, "Vertical and lateral GaN rectifiers on free-standing GaN substrates", Appl. Phys. Lett. 79, 1555 (2001)
- (9) N. Miura, S. Yoshida, Y. Nakao, Y. Matsuno, K. Kuroda, S. Watanabe, M. Imaizumi, H. Sumitani, H. Yamamoto and T. Oomori, "4H-SiC Power Metal-Oxide-Semiconductor Field Effect Transistors and Schottky Barrier Diodes of 1.7 kV Rating", Jpn. J. Appl. Phys. 48, 04C085 (2009)
- (10) M. Kanechika, M. Sugimoto, N. Soejima, H. Ueda, O. Ishiguro, M. Kodama, E. Hayashi, K. Itoh, T. Uesugi and T. Kachi, "A Vertical Insulated Gate AlGaIn/GaN Heterojunction Field-Effect Transistor" Jpn. J. Appl. Phys. 46, L503 (2007)
- (11) H. Otake, K. Chikamatsu, A. Yamaguchi, T. Fujishima and H. Ohta, "Vertical GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistors on GaN Bulk Substrates" Appl. Phys. Express 1, 011105 (2008)
- (12) M. Kodama, M. Sugimoto, E. Hayashi, N. Soejima, O. Ishiguro, M. Kanechika, K. Itoh, H. Ueda, T. Uesugi and T. Kachi, "GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistor Fabricated with Novel Wet Etching" Appl. Phys. Express 1, 021104. (2008)
- (13) W. Saito, T. Nitta, Y. Kakiuchi, Y. Saito, K. Tsuda, I. Omura and M. Yamaguchi, "On-Resistance Modulation of High Voltage GaN HEMT on Sapphire Substrate Under High Applied Voltage", IEEE Electron Device Lett. Vol. 28, pp. 676 (2007)
- (14) S. Yaegassi, M. Okada, Y. Saitoh, M. Yokoyama, K. Nakata, K. Katayama, M. Ueno, M. Kiyama, T. Katsuyama and T. Nakamura, to be published in Proceedings of ISCS. (2010)

## 執筆者

岡田 政也\* : 半導体技術研究所 光半導体技術研究部  
博士 (工学)  
GaN 電子デバイスに関する研究開発に  
従事



斎藤 雄 : 半導体技術研究所 光半導体技術研究部  
横山 満徳 : パワーデバイス開発室 主査  
中田 健 : 伝送デバイス研究所 高集積プロセス研究部  
グループ長  
八重樫誠司 : パワーデバイス開発室 主幹 博士 (工学)  
片山 浩二 : 半導体技術研究所 光半導体技術研究部 グループ長  
博士 (工学)  
上野 昌紀 : 半導体技術研究所 光半導体技術研究部 グループ長  
博士 (理学)  
木山 誠 : 半導体技術研究所 主幹 博士 (工学)  
勝山 造 : 伝送デバイス研究所 新領域研究部 部長 博士 (工学)  
中村 孝夫 : 半導体技術研究所 光半導体技術研究部 部長  
博士 (工学)

\*主執筆者